Podobnie jak w przypadku poprzedniej karty graficznej, sercem układu jest generator sygnałów synchronizacji zrealizowany na pamięci ROM 27C512 (U12). Wejścia adresowe tej pamięci są sterowane licznikami '4040 taktowanymi zegarem 25,125MHz.
Te same liczniki adresują pamięć obrazu: pamięć pikseli i pamięć koloru. Pamięć ta to szybkie układy SRAM 61256-15 o pojemności 32KB każdy. Każdy bajt pamięci koloru zawiera czterobitowy kolor pierwszego plau i również czterobitowy kolor tła. Pamięć pikseli wybiera, dla każdego piksela jeden z dwóch powyższych kolorów. To oznacza, że każde kolejne 8 pikseli może mieć tylko jeden z dwóch kolorów, dowolnie wybranych z maksymalnie szesnastu. Wybór jest fizycznie dokonywany przez multiplekser '157 sterowany z rejestru przesuwnego '165, do którego ładowane są kolejne bajty z pamięci pikseli.
Karta generuje sygnał VGA o nominalnej rozdzielczości 640x480, jednak piksele logiczne mają rozmiar 2x2 pikseli logicznych, stąd efektywna rozdzielczość wynosi 320x240. Każda linia obrazu to 40 bajtów, dodatkowo kolejne 24 bajty są "marnowane" - albo adresowane w trakcie wygaszania albo w ogóle nie adresowane. Pełne pokrycie ekranu wymaga więc 16KB pamięci pikseli i drugie tyle dla koloru.
Aby oszczędzać przestrzeń adresową procesora, pamięć obrazu jest umieszczona w tym samym obszarze adresowym co ROM. Operacje odczytu odwołują się do ROMu, a operacje zapisu do pamięci obrazu.
W trakcie generowania obrazu, pamięć jest adresowana przez liczniki za pośrednictwem rezystorów 1k. Podczas operacji zapisu, aktywują się bufory adresu U5 i U6. Następnie otwierany jest odpowiedni bufor: pikseli lub koloru, odpowiednio U7 lub U8. Skutkiem ubocznym takiego sposobu zapisu jest śnieżenie ekranu widoczne podczas aktualizacji obrazu. Liczniki są nadal podłączone bezpośrednio do generatora sygnałów synchronizacji, stąd operacja zapisu nie wpływa na stabilność obrazu.
Sam sygnał zapisu podawany na wejścia WR pamięci 61256 jest generowany za pomocą detektora zboczy narastających na elementach C1, R1 i U1F. Detektor ten generuje sygnał zapisu w momencie zbocza narastającego zegara procesora, które występuje dokładnie w środku sygnału WR. Dzięki temu zapewniony jest odpowiedni czas stabilizacji adresu (Tas) przed zapisem i podtrzymania danych (Tdh) po zapisie. Oba te czasy mają co prawda wartość 0, wg. karty katalowej układu 61256, jednak w praktyce opóźnienia na buforach powodują konieczność użycia niezerowych czasów.
Oczywiście dzielenie przestrzeni adresowej z pamięcią ROM komputera oznacza, że pamięć obrazu staje się pamięcią tylko do zapisu. Przewijanie obrazu byłoby więc kłopotliwe. Rozwiązaniem jest przewijanie sprzętowe. Pamięć obrazu ma pojemność dwukrotnie większą niż potrzebna do wygenerowania obrazu. Efektywny adres linii jest generowany z wartości liczników '4040 zsumowanej z wartością zapisaną w układzie '574 (U9). 9-bitowy sumator jest zaimplementowany za pomocą dwóch układów '83 i jednej bramki XOR. Zapisywanie do rejetru '574 coraz to większych wartości powoduje przewijanie obrazu. W każdym momencie każda z dwóch pamięci obrazu prezentuje 16KB okno do prszestrzeni adresowej, a adres pierwszej linii obrazu w tym oknie jest przechowywany w rejestrze '574. Adres linii jest dziewięciobitowy, a rejestr tylko ośmiobitowy, stąd przewijanie odbywa się co dwie linie obrazu.
Układ nie zawiera generatora czcionek. Dane czcionek zapisane są natomiast w ROMie komputera i programowo zapisywane do danych pikseli. Oznacza to że zapis każdego znaku 8x8 pikseli wymaga zapisania przez procesor ośmiu bajtów do pamięci pikseli. Z drugiej strony, nic nie stoi na przeszkodzie aby definiować własne kroje czcionek, a nawet zmieniać rozdzielczość czcionki. Możliwe jest np. użycie czcionki 4x8 i uzykanie rozdzielczości 80x30 znaków.
colourVGASchematic.png
